Effect of independently sized gates on the delay of reconfigurable silicon nanowire transistor based circuits uri icon Tagungsband

Im Bibliotheksbestand

Überblick

Freigegeben

  • Ja

Freigegeben

  • Ja

AutorInnen

  • Trommer, Jens
  • Slesazeck, Stefan
  • Weber, Walter Michael
  • Heinzig, André
  • Baldauf, Tim
  • Mikolajick, Thomas

Veröffentlichungszeitpunkt

  • 2015

Autor/in (verknüpft)

  • Baldauf, Tim  Professor für Theoretische Elektrotechnik / Optoelektronik

Open-Access-Kennzeichnung

  • Closed Access

Peer Reviewed

  • Nein

Sprachen

  • englisch

Im Bibliotheksbestand

  • Ja Im Bibliotheksbestand

Forschung

Schlagwörter

  • Adders
  • CMOS integrated circuits
  • Delays
  • Field effect transistors
  • Logic gates
  • RFET
  • Schottky barrier
  • Schottky field effect transistor
  • Silicon
  • device-circuit co-design
  • functional enhanced devices
  • logical effort
  • multigate
  • polarity control
  • reconfigurable transistor
  • silicon nanowires

Identität

Internationale Standardbuchnummer (ISBN) 10

  • 1479969117

Alma MMS-ID

  • 9955157702581

Anderes

Kuratierungs-Zielkategorie (intern)

  • Ja