Schließen

• Kontaktdaten

• roland.stenzel@htw-dresden.de

• 0049 351 462 2548

Stenzel, Roland

Professor für Grundlagen der Theoretischen Elektrotechnik Fakultät Elektrotechnik

KoautorInnen‑Netzwerk

Wissenschaftslandkarte

Aktivitäten

Poster

• Investigation of advanced FDSOI CMOS devices for analog/mixed signal applications

Veranstaltungen

• Analyse und Optimierung von verspannten Schichten auf CMOS–Transistoren
• GaN-Bauelementekonzepte für den Einsatz in Hochspannungsanwendungen
• Influence of Ionization Modelling for Mg-doped GaN on Transfer and Breakdown Characteristics of Vertical GaN-MOSFET
• Investigation of vertical GaN-MOSFET breakdown effects by device simulation
• Mobility and strain effects for <100> and <110> oriented silicon and SiGe transistor channels
• Simulation and Optimization of Tri-Gates in a 22nm Hybrid Tri-Gate/Planar Process
• Suppression of the corner effects in a 22 nm hybrid tri-gate/planar process
• Optimization of Stressor Overlayer Parameters for MOSFET's in "Cool Silicon" – Technologies

Gremientätigkeit

• IEEE (Electron Device Society)Silicon SaxonyVDE

Betreute Dissertation

• Integration von Multi-Gate-Transistoren auf Basis einer 22 nm-Technologie
• Neuartige Ausheilverfahren in der SOI-CMOS-Technologie
• Simulation und Optimierung neuartiger SOI-MOSFETs
• Simulation von GaN-Leistungstransistoren
• Verspannungstechniken zu Leistungssteigerung von SOI-CMOS-Bauelementen

Projekte

Beteiligung

• Prozess- und Bauelementesimulation von Si:C-Nanobauelementen
• Prozess- und Bauelementesimulationskonzept für 32 nm CMOSFET-Technologie
• Simulation von GaN-Leistungstransistoren
• Simulation von energieeffizienten CMOS-Bauelementen mit Stressoren
• Simulation von energieeffizienten Ultra-Kurzkanal-FETs

Publikationen

selected publications

• Wissenschaftlicher Artikel

  • Understanding strain-induced drive-current enhancement in strained-silicon n-MOSFET and p-MOSFET. 2010
  • Detailed simulation study of embedded SiGe and Si:C S/D stressors in nano scaled SOI MOSFETs
  • Effect of source/drain extension dopant species on device performance of non-diffuse embedded SiGe strained SOI P-MOSFETs.
  • Simulation of asymmetric doped high performance SOI MOSFETs for VLSI CMOS technologies
  • Stress Memorization Technique for n-MOSFETs: Where is the Stress Memorized?

• Kapitel

  • Bauelementesimulation zum Entwurf eines vertikalen GaN-MOSFET mit einer Durchbruchspannung von 1 kV.  Effizienz von regionalen Kreditinstituten. Berlin. 2015

• Konferenz-Paper

  • Mobility and strain effects for <100> and <110> oriented silicon and SiGe transistor channels 2012
  • Simulation and Optimization of Tri-Gates in a 22nm Hybrid Tri-Gate/Planar Process 2011
  • Suppression of the corner effects in a 22 nm hybrid tri-gate/planar process 2011
  • Analyse und Optimierung von verspannten Schichten auf CMOS–Transistoren
  • GaN-Bauelementekonzepte für den Einsatz in Hochspannungsanwendungen
  • Influence of Ionization Modelling for Mg-doped GaN on Transfer and Breakdown Characteristics of Vertical GaN-MOSFET
  • Investigation of vertical GaN-MOSFET breakdown effects by device simulation
  • Optimization of Stressor Overlayer Parameters for MOSFET's in "Cool Silicon" – Technologies

• Tagungsband

  • Message from Conference Chairs 2021

Forschung

other research activities

• Prozess- und Bauelementesimulation von Si:C-Nanobauelementen
• Prozess- und Bauelementesimulationskonzept für 32 nm CMOSFET-Technologie
• Simulation von GaN-Leistungstransistoren
• Simulation von energieeffizienten CMOS-Bauelementen mit Stressoren
• Simulation von energieeffizienten Ultra-Kurzkanal-FETs

Kontakt

full name

• Roland Stenzel

• https://www.researchgate.net/profile/Roland_Stenzel
• https://www.htw-dresden.de/fakultaet-elektrotechnik/personal/professoren/prof-dr-ing-habil-roland-stenzel.html